(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-367364 (P2002-367364A)

(43)公開日 平成14年12月20日(2002.12.20)


(51) Int.Cl. ⁷	設別記号	FI	テーマコード(参考)
G11C 11/14		G11C 11/14	Z
			Α
11/15		11/15	
H01L 43/08		H01L 43/08	Z
		審査請求 未請求	R 請求項の数10 OL (全 12 頁)
(21)出願番号	特願2001-170765(P2001-170765)	(71)出顧人 00000 三洋電	1889 1機株式会社
(22) 出願日	平成13年6月6日(2001.6.6)	大阪府	7守口市京阪本通2丁目5番5号
		(72)発明者 山田	光一
			野守口市京阪本通2丁目5番5号 三 株式会社内
		(74)代理人 10010	
			宝 宮園 博一

(54) 【発明の名称】 磁気メモリ装置

(57)【要約】

【課題】増幅器(センスアンプ)の構成が複雑になるの を防止するとともに、高速な読み出しが可能な磁気メモ リ装置を提供する。

【解決手段】1つのTMR素子4と、1つのNMOSト ランジスタ5とからなるメモリセル52と、NMOSト ランジスタ5のゲートに接続されたワード線WLと、N MOSトランジスタ5を介してTMR素子4に接続され たビット線BLと、NMOSトランジスタ15を介して 抵抗素子14に接続された参照ビット線BLrと、ビッ ト線BLと参照ビット線BLrとに接続されたセンスア ンプ53とを備えている。そして、データの読み出し時 に、ビット線BLと参照ビット線BLrとの間に生じた 電位差をセンスアンプ53を用いて読み出す。



1

【特許請求の範囲】

【請求項1】 強磁性トンネル効果を示す1つの記憶素子と、前記記憶素子に接続される1つのトランジスタとからなるメモリセルと、

前記トランジスタの制御端子に接続されたワード線と、 前記トランジスタを介して前記記憶素子の一方端に接続 されたビット線と、

複数の前記ビット線に対して共通に設けられた参照ビット線と

前記ビット線と前記参照ビット線とに接続された増幅器 10とを備え、

データの読み出し時に、前記ビット線と前記参照ビット 線との間に生じた電位差を前記増幅器を用いて読み出 す、磁気メモリ装置。

【請求項2】 前記記憶素子の他方端に接続され、前記 ワード線への信号の立ち上げタイミングに応じて、前記 記憶素子の他方端の電位を接地電位に引き下げるための 補助ワード線をさらに備え、

前記補助ワード線を接地電位に立ち下げる過渡的なタイミングで、前記ビット線と前記参照ビット線との間に生 20 じた電位差を前記増幅器を用いて読み出す、請求項1に記載の磁気メモリ装置。

【請求項3】 前記補助ワード線を接地電位に立ち下げる過渡的なタイミングは、前記ビット線の電位と前記参照ビット線の電位とが接地電位になる前である、請求項2に記載の磁気メモリ装置。

【請求項4】 前記増幅器は、複数の前記ビット線に対して共通に設けられている、請求項1~3のいずれか1項に記載の磁気メモリ装置。

【請求項5】 前記強磁性トンネル効果を示す1つの記 30 憶素子は、第1磁性層と、前記第1磁性層に絶縁障壁層 を介して対向配置され、前記第1磁性層よりも反転しに くい第2磁性層とを含む、請求項1~4のいずれか1項 に記載の磁気メモリ装置。

【請求項6】 前記参照ビット線は、前記ワード線毎に 設けられた参照メモリセルを含み、

前記参照メモリセルは、1つの第1抵抗素子と前記第1抵抗素子に接続される1つのトランジスタとを含む、請求項 $1\sim5$ のいずれか1項に記載の磁気メモリ装置。

【請求項7】 前記参照メモリセルの第1抵抗素子は、前記記憶素子の磁化の向きが平行の時の抵抗値と反平行の時の抵抗値との中間の抵抗値を有する、請求項6に記載の磁気メモリ装置。

【請求項8】 前記参照メモリセルの第1抵抗素子は、前記記憶素子の磁化の向きが平行の時の抵抗値を有する強磁性トンネル効果を示す2つの第2抵抗素子と、前記記憶素子の磁化の向きが反平行の時の抵抗値を有する強磁性トンネル効果を示す2つの第3抵抗素子とを含み、前記第2抵抗素子と前記第3抵抗素子とは、それぞれ、直列に接続されるとともに、前記直列に接続された2組

2 の第2抵抗素子および第3抵抗素子が、並列に接続されている、請求項7に記載の磁気メモリ装置。

【請求項9】 前記参照メモリセルの第1抵抗素子は、前記記憶素子の磁化の向きが平行の時の抵抗値のほぼ1/2の抵抗値を有する強磁性トンネル効果を示す1つの第2抵抗素子と、前記記憶素子の磁化の向きが反平行の時の抵抗値のほぼ1/2の抵抗値を有する強磁性トンネル効果を示す1つの第3抵抗素子とを含み、

前記第2抵抗素子と前記第3抵抗素子とは、直列に接続 されている、請求項7に記載の磁気メモリ装置。

【請求項10】 前記参照メモリセルの第1抵抗素子は、前記記憶素子の磁化の向きが平行の時の抵抗値および反平行の時の抵抗値のいずれかと実質的に同じ抵抗値を有する、請求項6に記載の磁気メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、磁気メモリ装置 に関し、より特定的には、強磁性トンネル効果を示す記 憶素子を含む磁気メモリ装置に関する。

20 [0002]

【従来の技術】従来、磁気を利用してデータを記録する 不揮発性メモリであるMRAM(Magnetic R andom Access Memory)が知られて いる。このMRAMについては、NIKKEI ELE CTRONICS 1999.11.15 (no.75 7) pp. 49-56などに詳しく開示されている。

【0003】図9および図10は、上記した文献に開示されたMRAMの記憶素子の構造を説明するための概略図である。図9を参照して、従来のMRAMの記憶素子110は、強磁性層101と、強磁性層103と、強磁性層101と103との間に配置された非磁性層102とを備えている。

【0004】強磁性層101は、強磁性層103よりも 反転しにくい。ここで、強磁性とは、磁性原子または金 属の自由原子が、正の交換相互作用によって磁気モーメ ントを平行に整列させて自発磁化を形成している場合の 磁性をいい、この強磁性を示す物質を強磁性体という。 強磁性層101および103は、この強磁性体からな る。また、従来、非磁性層102として金属を用いるG 40 MR (Giant Magnetoresistanc e) 膜が用いられている。近年では、非磁性層102と して絶縁体を用いるTMR (Tunneling Ma gneto Resistance)膜が開発されてい る。このTMR膜は、GMR膜よりも抵抗が大きいとい う利点を有する。具体的には、GMR膜のMR比(抵抗 変化率)は10%台であるのに対し、TMR膜のMR比 (抵抗変化率) は20%以上である。なお、このTMR 膜からなる記憶素子110を、以下、TMR素子110 という。

直列に接続されるとともに、前記直列に接続された2組 50 【0005】次に、図9および図10を参照して、従来

のTMR素子110を用いたMRAMの記憶原理について説明する。まず、図9に示すように、2つの強磁性層101および103の磁化が同じ向き(平行)の状態をデータ"0"に対応させる。また、図10に示すように、2つの強磁性層101および103の磁化が逆向き(反平行)の状態をデータ"1"に対応させる。ここで、TMR素子110は、磁化の向きが平行の時、抵抗(R_0)が小さく、反平行の時、抵抗(R_1)が大きいという性質を有する。この磁化方向が平行か反平行かによりTMR素子110の抵抗が異なる性質を利用して、"0"か"1"かを判別する。

【0006】図11は、従来の1つのTMR素子と1つのトランジスタとによってメモリセルを構成した場合のMRAMの全体構成を示したブロック図である。図11を参照して、従来のMRAM150の構成について以下に説明する。

【0007】メモリセルアレイ151は、複数のメモリセル120がマトリクス状に配置されて構成されている(図11では図面を簡略化するために、4個のメモリセル120のみを示している)。1つのメモリセル120 *20*は、1つのTMR素子110と、1つのNMOSトランジスタ111とから構成されている。

【0008】行(p)方向に配列された各メモリセル 120において、p000 トランジスタp111のゲート は、共通の読み出し用ワード線RWLp0 下向に配列された各メモリセル120において、p10 方向に配列された各メモリセル120において、p10 下線WWLp10 を極上には、書き換え用ワード線WWLp10 で記されている。

【0009】列(カラム)方向に配列された各メモリセル120において、TMR素子110の一方の強磁性層は、共通のビット線 BL_a ~ BL_n に接続されている。

【0010】各読み出し用ワード線 $RWL_a \sim RWL_n$ は、ロウデコーダ152に接続され、各ビット線 $BL_a \sim BL_n$ は、カラムデコーダ153に接続されている。

【0011】外部から指定されたロウアドレスおよびカラムアドレスは、アドレスピン154に入力される。そのロウアドレスおよびカラムアドレスは、アドレスピン154からアドレスラッチ155でラッチされた各アドレスのうち、ロウアドレスはアドレスバッファ156を介してロウデコーダ152へ転送され、カラムアドレスはアドレスバッファ156を介してカラムデコーダ153へ転送される。【0012】ロウデコーダ152は、各読み出し用ワード線RWLa~RWLnのうち、アドレスラッチ155でラッチされたロウアドレスに対応した読み出し用ワード

線RWLを選択するとともに、各書き換え用ワード線W

 $WL_a \sim WWL_n$ のうち、アドレスラッチ 155でラッチ されたロウアドレスに対応した書き換え用ワード線WW

Lを選択する。また、ロウデコーダ152は、電圧制御

回路157からの信号に基づいて、各読み出し用ワード線 $RWL_a\sim RWL_n$ の電位と、各書き換え用ワード線 $WL_a\sim WWL_n$ の電位を制御する。

4

【0013】カラムデコーダ153は各ビット線 BL_a ~ BL_n のうち、アドレスラッチ155でラッチされたカラムアドレスに対応したビット線BLを選択するとともに、電圧制御回路158からの信号に基づいて、各ビット線 BL_a ~ BL_n の電位を制御する。

【0014】外部から指定されたデータは、データピン 10159に入力される。そのデータはデータピン159から入力バッファ160を介してカラムデコーダ153へ転送される。カラムデコーダ153は、各ビット線BLa~BLnの電位を、そのデータに対応して制御する。

【0015】任意のメモリセル120から読み出されたデータは、各ビット線 $BL_a \sim BL_n$ からカラムデコーダ153を介してセンスアンプ群161へ転送される。センスアンプ群161は電流センスアンプである。センスアンプ群161で判別されたデータは、出力バッファ162からデータピン159を介して外部へ出力される。

7 【0016】なお、上記した各回路(152~162)の動作は、制御コア回路163によって制御される。

【0017】次に、上記のように構成された従来のMRAM150の書き込み(書き換え)動作および読み出し動作について説明する。

【0018】(書き込み動作)この書き込み動作の際には、選択された書き換え用ワード線WWLとビット線BLとに、直交する電流を流す。これにより、そのビット線BLと書き換え用ワード線WWLとの交点にあるTMR素子110のみを書き換えることが可能である。具体的には、書き換え用ワード線WWLとビット線BLとに流れる各電流が磁界を発生し、2つの磁界の和(合成磁界)がTMR素子110に働く。この合成磁界によってTMR素子110の磁化の向きが反転し、たとえば、"1"から"0"へと変わる。

【0019】なお、交点以外のTMR素子110には、電流が全く流れないものと、一方向のみ電流が流れるものとがある。電流が流れないTMR素子110では、磁界は生じないので磁化の向きは変わらない。一方向の電流のみ流れるTMR素子110では、磁界は発生するが、その大きさは磁化の反転に不十分である。このため、一方向の電流のみ流れるTMR素子110では、磁化の向きは変わらない。

【0020】上記のように、選択されたアドレスに対応するビット線BLと書き換え用ワード線WWLとに電流を流すことによって、その選択されたビット線BLと書き換え用ワード線WWLとの交点に位置するTMR素子110の磁化の向きを、図9または図10に示した向きに書き込むことが可能である。これにより、データ"0"または"1"の書き込みが可能となる。

50 【0021】 (読み出し動作) 上記のように書き込んだ

5

データを読み出す際には、読み出し用ワード線RWLに電圧を加えてNMOSトランジスタ111を導通させる。この状態で、ビット線BLに流れる電流値がリファレンスの電流値より多いか少ないかを判別することによって、"1"、"0"の判定を行う。

【0022】この場合、図9に示したデータ "0"の場合は、磁化の向きが平行であるので、抵抗値 (R₀)が小さい。このため、ビット線BLに流れる電流値は、リファレンスの電流値より大きい。これに対して、図10に示すデータ "1"の場合には、磁化の向きが反平行で 10 あるので、抵抗値 (R₁) は、図9に示した場合よりも大きくなる。このため、ビット線BLに流れる電流値は、リファレンスの電流値よりも少なくなる。

[0023]

【発明が解決しようとする課題】上記した従来のMRAM150では、データの読み出しの際に、ビット線の電位を微少な電位(0.4V以下)にして電流値を検出する必要がある。これは、TMR素子110は、そのTMR素子110の両端に印加する電位差が微少でないと抵抗変化が確認できないという特性を有するためである。このため、TMR素子110の両端に印加する電位差を微少(0.4V以下)にする必要があり、その結果、流れる電流値も微少になる。従来では、このような微少な電流値を検出するために、センスアンプ(増幅器)の構成が複雑になるという不都合があった。また、微少な電流値を検出しようとすると、読み出しスピードが遅くなるという問題点もあった。

【0024】この発明は、上記のような課題を解決する ためになされたものであり、この発明の一つの目的は、 センスアンプ(増幅器)の構成が複雑になることのない 磁気メモリ装置を提供することである。

【0025】この発明のもう一つの目的は、微少な電流値を検出してデータの判別を行う場合に比べて、読み出し速度を向上することが可能な磁気メモリ装置を提供することである。

[0026]

【課題を解決するための手段】請求項1における磁気メモリ装置は、強磁性トンネル効果を示す1つの記憶素子と、記憶素子に接続される1つのトランジスタとからなるメモリセルと、トランジスタの制御端子に接続されたワード線と、トランジスタを介して記憶素子の一方端に接続されたビット線と、複数のビット線に対して共通に設けられた参照ビット線と、ビット線と参照ビット線とに接続された増幅器とを備え、データの読み出し時に、ビット線と参照ビット線との間に生じた電位差を増幅器を用いて読み出す。

【0027】請求項1では、上記のように、強磁性トンネル効果を示す1つの記憶素子と1つのトランジスタとによりメモリセルを構成するとともに、記憶素子に接続されるビット線と参照ビット線との電位差を増幅器によ

り検出することによって、容易にデータの読み出しを行うことができる。これにより、従来のようにビット線に流れる微少な電流値を検出する必要がないので、増幅器の構成が複雑になることもない。また、ビット線と参照ビット線との間に生じた電位差を増幅器を用いて読み出すことによって、従来のビット線に流れる微少な電流値を読み出す場合と異なり、記憶素子の抵抗が高い場合に

6

【0028】また、請求項1では、上記のように、ビット線と参照ビット線との間の電位差を増幅器により検出するように構成することによって、従来のDRAMに用いる増幅器(センスアンプ)と同様の簡単な増幅器を用いて、磁気メモリ装置に記憶されたデータを読み出すことができる。これにより、従来のように複雑な構成のセンスアンプを用いる必要がないので、高速な読み出しが可能となる。

も容易に検出を行うことができる。

【0029】請求項2における磁気メモリ装置は、請求項1の構成において、記憶素子の他方端に接続され、ワード線への信号の立ち上げタイミングに応じて、記憶素20 子の他方端の電位を接地電位に引き下げるための補助ワード線をさらに備え、補助ワード線を接地電位に立ち下げる過渡的なタイミングで、ビット線と参照ビット線との間に生じた電位差を増幅器を用いて読み出す。請求項2では、このように構成することによって、補助ワード線により、容易に、記憶素子の電位を接地電位方向に引き下げることができる。そして、補助ワード線を接地電位に立ち下げる過渡的なタイミングで、ビット線と参照ビット線との間に生じた電位差を増幅器を用いて読み出すことによって、記憶されたデータを容易に検出することができる。

【0030】請求項3における磁気メモリ装置は、請求項2の構成において、補助ワード線を接地電位に立ち下げる過渡的なタイミングは、ビット線の電位と参照ビット線の電位とが接地電位になる前である。請求項3では、このように構成することによって、ビット線と参照ビット線との電位差がなくなるのを防止することができる。すなわち、補助ワード線の電位が接地電位になると、その後すぐに補助ワード線、ビット線および参照ビット線も接地電位になり、電位差がなくなってしまう。請求項3では、ビット線の電位と参照ビット線との電位とが接地電位になる前にビット線と参照ビット線との電位差を増幅器により検出することによって、ビット線と参照ビット線との電位差がなくなる前にその電位差を増幅器により検出することによって、ビット線と参照ビット線との電位差がなくなる前にその電位差を増幅器により検出することができる。

【0031】請求項4における磁気メモリ装置は、請求項1~3のいずれかの構成において、 増幅器は、複数の前記ビット線に対して共通に設けられている。請求項4では、このように構成することによって、各ビット線毎に増幅器を設ける場合に比べて、回路構成を簡略化 50 することができる。

【0032】請求項5における磁気メモリ装置は、請求 項1~4のいずれかの構成において、強磁性トンネル効 果を示す1つの記憶素子は、第1磁性層と、第1磁性層 に絶縁障壁層を介して対向配置され、第1磁性層よりも 反転しにくい第2磁性層とを含む。請求項5では、この ように構成することによって、データに応じて第1磁性 層および第2磁性層の磁化の向きを平行または反平行に すれば、容易にデータを記憶することができる。

【0033】請求項6における磁気メモリ装置は、請求 項1~5のいずれかの構成において、参照ビット線は、 ワード線毎に設けられた参照メモリセルを含み、参照メ モリセルは、1つの第1抵抗素子とその第1抵抗素子に 接続される1つのトランジスタとを含む。請求項6で は、このように構成することによって、メモリセルを含 むビット線と参照メモリセルを含む参照ビット線とを用 いて、容易に、ビット線と参照ビット線との電位差を検 出することができる。

【0034】請求項7における磁気メモリ装置は、請求 項6の構成において、参照メモリセルの第1抵抗素子 平行の時の抵抗値との中間の抵抗値を有する。請求項7 では、このように構成することによって、ビット線と参 照ビット線との間に電位差を発生させることができる。

【0035】請求項8における磁気メモリ装置は、請求 項7の構成において、参照メモリセルの第1抵抗素子 は、記憶素子の磁化の向きが平行の時の抵抗値を有する 強磁性トンネル効果を示す2つの第2抵抗素子と、記憶 素子の磁化の向きが反平行の時の抵抗値を有する強磁性 トンネル効果を示す2つの第3抵抗素子とを含み、第2 抵抗素子と第3抵抗素子とは、それぞれ、直列に接続さ れるとともに、その直列に接続された2組の第2抵抗素 子および第3抵抗素子が、並列に接続されている。請求 項8では、このように構成することによって、参照ビッ ト線に接続される参照メモリセルの第1抵抗素子の抵抗 値を、ビット線に接続される記憶素子の磁化の向きが平 行の時の抵抗値と反平行の時の抵抗値との和の1/2の 抵抗値に設定することができる。これにより、ビット線 と参照ビット線との間に容易に電位差を発生させること ができる。

【0036】請求項9における磁気メモリ装置は、請求 項7の構成において、参照メモリセルの第1抵抗素子 は、記憶素子の磁化の向きが平行の時の抵抗値のほぼ1 / 2 の抵抗値を有する強磁性トンネル効果を示す 1 つの 第2抵抗素子と、記憶素子の磁化の向きが反平行の時の 抵抗値のほぼ1/2の抵抗値を有する強磁性トンネル効 果を示す1つの第3抵抗素子とを含み、第2抵抗素子と 第3抵抗素子とは、直列に接続されている。請求項9で は、このように構成することによって、参照ビット線に 接続される参照メモリセルの第1抵抗素子の抵抗値を、 ビット線に接続される記憶素子の磁化の向きが平行の時

の抵抗値と反平行の時の抵抗値との和の1/2の抵抗値 に設定することができる。これにより、ビット線と参照 ビット線との間に容易に電位差を発生させることができ

8

【0037】請求項10における磁気メモリ装置は、請 求項1~9のいずれかの構成において、 参照メモリセ ルの第1抵抗素子は、記憶素子の磁化の向きが平行の時 の抵抗値および反平行の時の抵抗値のいずれかと実質的 に同じ抵抗値を有する。請求項10の場合、たとえば、 10 ビット線と参照ビット線との負荷容量を異なるようにす れば、第1抵抗素子の抵抗値が記憶素子の磁化の向きが 平行の時の抵抗値および反平行の時の抵抗値のいずれか と実質的に同じ場合にも、ビット線と参照ビット線とに 電位差が発生するので、容易にデータの判別を行うこと ができる。

[0038]

【発明の実施の形態】以下、本発明を具体化した実施形 態を図面に基づいて説明する。

【0039】 (第1実施形態) 図1は、本発明の第1実 は、記憶素子の磁化の向きが平行の時の抵抗値および反 20 施形態によるMRAMの全体構成を示したブロック図で ある。図2は、図1に示した第1実施形態によるMRA Mの選択されたビット線および参照ビット線の構成を示 した回路図である。図3は、図1に示した第1実施形態 のMRAMの読み出し動作を説明するための動作波形図 である。

> 【0040】まず、図1および図2を参照して、本発明 の第1実施形態のMRAMの全体構成について説明す る。第1実施形態のMRAMは、マトリクス状のメモリ セルアレイ51を中心に構成されている。メモリセルア レイ51は、行方向と列方向に配列されたメモリセル5 2から構成されている。メモリセル52は、記憶の最小 単位である1ビットのデータが記憶される。

【0041】第1実施形態のMRAMでは、1つのメモ リセル52は、1つのTMR素子4と、1つのNMOS トランジスタ5とから構成される。TMR素子4は、図 2に示すように、強磁性層3と、絶縁障壁層2と、強磁 性層3よりも反転しにくい強磁性層1とを含む。また、 1つのNMOSトランジスタ5のゲートには、ワード線 WLが接続されている。

【0042】なお、TMR素子4は、本発明の「強磁性 トンネル効果を示す記憶素子」の一例である。また、強 磁性層3は、本発明の「第1磁性層」の一例であり、強 磁性層1は、本発明の「第2磁性層」の一例である。ま た、NMOSトランジスタ5は、本発明の「トランジス タ」の一例である。また、1つのNMOSトランジスタ 5のゲートは、本発明の「制御端子」の一例である。

【0043】メモリセルアレイ51のうち、行方向(図 1では横方向)に配列された各メモリセル52は、ワー ド線WLおよび補助ワード線SWLに接続されている。

50 また、列方向(図1では縦方向)に配列された各メモリ

セル52は、ビット線BLに接続されている。また、複数のビット線BLに対して共通の参照ビット線BLrが 設けられている。

【0044】また、ビット線BLおよび参照ビット線BLrには、共通のクロスカップルラッチ形のセンスアンプ(SA)53が接続されている。なお、センスアンプ53は、本発明の「増幅器」の一例である。

【0045】参照ビット線BLrは、1つの抵抗素子14と1つのNMOSトランジスタ15とからなる参照メモリセル62を、ワード線WL毎に含んでいる。なお、抵抗素子14は、本発明の「第1抵抗素子」の一例である。参照メモリセル62の抵抗素子14は、磁化方向が平行な時のTMR素子4の抵抗値と、磁化方向が反平行な時のTMR素子4の抵抗値との中間の抵抗値Rrを有する。

【0046】また、各ワード線WLは、ロウデコーダ54に接続されている。外部からロウアドレスRAが指定されると、そのロウアドレスRAは、ロウアドレスバッファ(図示せず)からロウデコーダ54へ与えられる。これにより、ロウデコーダ54によって、そのロウアドレスRAに対応するワード線WLが選択される。

【0047】また、ワード線WLは、AND回路110一方入力端子に接続されるとともに、AND回路110出力端子に接続される。AND回路110他方入力端子には、書き込み時に、常に、 $0(L \nu < \nu \nu)$ となる信号線05が接続されている。

【0048】また、補助ワード線SWLの一方端は、NMOSトランジスタ6を介して接地されている。そのNMOSトランジスタ6のゲートは、AND回路11の一方入力端子に接続されている。補助ワード線SWLの他方端は、PMOSトランジスタ8を介して電源電位Vccに接続されている。そのPMOSトランジスタ8のゲートには、信号線Φ4が接続されている。

【0049】また、ビット線BLおよび参照ビット線BLrの一方端には、それぞれ、PMOSトランジスタ9および19を介して、信号線 $\Phi3$ が接続されている。NMOSトランジスタ9および19のゲートには、信号線 $\Phi2$ が接続されている。

【0050】ビット線BLおよび参照ビット線BLrは、それぞれ、トランスファゲート(NMOSトランジスタ)7および17を介して、I/O線および/I/O線に接続されている。I/O線と/I/O線とで、入出力線対I/O、/I/Oを構成している。I/O線、/I/O線は、センスアンプ53に接続されている。そして、出力回路56から外部へデータが出力される。

【0051】また、第1実施形態では、ビット線BLと同様の構成を有するダミービット線BLm(ダミーBL)を設けている。すなわち、ダミービット線BLmには、NMOSトランジスタ5を介してTMR素子4が接続されている。このダミービット線BLmに接続される

全てのTMR素子4は、2つの強磁性層の磁化方向が同じ(平行)になるように設定されている。そして、そのダミービット線BLmは、NMOSトランジスタ27を介して、コンパレータ29の一方入力端に接続されている。

10

【0052】NMOSトランジスタ27のゲートには、Vccが接続されている。コンパレータ29の他方入力端には、Vcc(参照電圧)が接続されている。このコンパレータ29の出力には、インバータ30が接続されており、インバータ30の出力には、インバータ31が接続されている。インバータ30の出力は、信号 Φ pとして用いられ、インバータ31の出力は、信号 Φ nとして用いられる。この信号 Φ pおよび Φ nは、センスアンプ53の活性化信号として用いられる。

【0053】なお、コンパレータ29では、入力電圧が 参照電圧Vccと同じVccである場合には、Lレベル の信号が出力されるとともに、入力電圧が参照電圧Vc cよりも低くなると、Hレベルの信号が出力される。

【0054】また、コンパレータ29の一方入力端子、20 I/O線および/I/O線には、それぞれ、PMOSトランジスタ28、41および42を介して、電源電位Vccが接続されている。PMOSトランジスタ28、41および42のゲートには、信号線Φ6が接続されている。これにより、信号線Φ6の活性化により、コンパレータ29の一方入力端子、I/O線および/I/O線がVccに持ち上げられる。

【0055】また、センスアンプ53の入出力ノードは、NMOSトランジスタ12を介して、出力回路56に接続されている。NMOSトランジスタ12のゲートには、信号線Φ1が接続されている。また、センスアンプ53の入出力ノードは、NMOSトランジスタ10を介して、入力回路57に接続されている。NMOSトランジスタ10のゲートには、信号線Φ7が接続されている。入力回路57とNMOSトランジスタ10との間には、インバータ61、62および63が接続されている。

【0056】トランスファゲート7および17のゲートは、カラムデコーダ55に接続されている。外部からカラムアドレスCAが指定されると、そのカラムアドレス CAは、カラムアドレスバッファ(図示せず)からカラムデコーダ55へ与えられる。カラムデコーダ55は、外部から指定されたカラムアドレスCAに対応するメモリセルアレイ51の列(1本のビット線BLおよび参照ビット線BLr)を選択する。

【0057】次に、上記のように構成された第1実施形態のMRAMの書き込みおよび読み出し動作について説明する。

【0058】(書き込み動作)この書き込み動作では、 ワード線WL1とビット線BL2とに接続されるメモリ 50 セル52に書き込む場合について説明する。第1実施形 態のMRAMにおいて、データの書き込みを行う場合には、まず、信号線Φ3を1/2Vccにする。そして、カラムデコーダ55によって選択されたビット線BL2のトランスファゲート7がオンされるとともに、信号線Φ7を活性化することによって、入出力回路57からI/O線を経てHレベルの電位(Vcc)が選択されたビット線BL2に供給される。その時、信号線Φ2をLレベルの電位にすることにより、PMOSトランジスタ9をオンさせることによって、選択されたビット線BL2の左端は、1/2Vccとなる。この場合、選択されたビット線BL2の右端は、Vccであるので、ビット線BL2内を電流が右から左に流れて磁界が発生する。

【0059】また、ローデコーダ54により選択されたワード線WL1では、書き込み時には、信号線Φ5が常にしレベルであるので、AND回路11の出力端子に接続される選択されたワード線WL1は、Lレベルのままである。その一方、ワード線WL1の選択によって、NMOSトランジスタ6のゲートがHレベルになるので、NMOSトランジスタ6がオンする。これにより、選択されたワード線WL1に対応する補助ワード線SWL1の下端は、Vss(接地電位)になろうとする。そして、信号線Φ4をLレベルにすることによって、補助ワード線SWL1の上端では、Vcc(電源電位)になろうとする。このため、補助ワード線SWL1には、上から下に電流が流れて磁界が発生する。

【0060】上記のように、選択されたメモリセルにおいて、補助ワード線SWL1に上から下の方向の電流を流すとともに、ビット線BL2に左から右方向の電流を流すことによって、補助ワード線SWL1およびビット線BL2に磁界を発生させることができる。これにより、補助ワード線SWL1とビット線BL2との交点に位置する選択されたメモリセル52のTMR素子4の強磁性層3に、容易にデータ(たとえば、"1")を書き込むことができる。

【0061】なお、TMR素子4の強磁性層3に、上記とは逆のデータ(たとえば、"0")を書き込みたい場合には、ビット線BL2に流す電流の向きを逆方向にすれば良い。また、選択されなかったメモリセルにおいて、補助ワード線SWLには電流が流れないので、非選択のメモリセルのデータが書き換わることはない。

【0062】(読み出し動作)次に、図1〜図3を参照して、ワード線WL1とビット線BL2とに接続されるメモリセル52が選択された場合の読み出し動作について説明する。

【0063】まず、初期状態としては、信号線 $\Phi3$ および $\Phi6$ は、 $Vcc(H\nu$ ベル)であり、信号線 $\Phi2$ 、 $\Phi4$ および $\Phi5$ は、 $Vss(L\nu$ ベル)である。このため、各ビット線BLと、補助ワード線SWLと、I/O線と、I/O線と、I/O線と、I/O線と、I/O線と、I/O線と、I/O8。

【0064】その後、活性化信号により、信号線Φ2およびΦ4は、Vcc (Hレベル)となり、各ビット線BLおよび各補助ワード線SWLは、Vcc状態のフローティング状態となる。その後、アドレスがローデコーダ54に入力されるとともに、信号線Φ5がHレベルに活性化されることによって、AND回路11の出力がHレベルになるので、選択されたワード線WL1がHレベルに立ち上がる。また、AND回路11に入力される選択されたワード線WL1がHレベルになることによって、10選択されたワード線WL1がHレベルになることによって、10選択されたワード線WL1に対応する補助ワード線SWL1に接続されるNMOSトランジスタ6がオン状態に

12

選択されたワード線WL1に対応する補助ワード線SWL1に接続されるNMOSトランジスタ6がオン状態になる。これにより、Vcc状態のフローティング状態となっていた補助ワード線SWL1がVccから徐々に接地電位 (Vss) に降下し始める。

【0065】この時、カラムデコーダ55に入力された アドレスにより、I/O線および/I/O線には、それ ぞれ、ビット線BL2と参照ビット線BLrとが接続さ れる。この状態で、補助ワード線SWL1が、Vccか ら接地電位(Vss)に向かって降下し始めると、ビッ ト線BL2および参照ビット線BLrも、Vccから接 地電位(Vss)に降下し始める。これにより、センス アンプ53の入力であるI/O線および/I/O線も、 Vccから接地電位(Vss)に向かって下がり始め る。この場合、図2に示すように、選択されたメモリセ ル52のTMR素子4は、磁化方向が平行な状態である ので、参照ビット線BLrの抵抗素子14よりも抵抗値 が小さい。このため、ビット線BL2に繋がるI/〇線 および参照ビット線BLrに繋がる/I/O線は、Vc cから接地電位 (Vss)に向かって下がる速度が異な 30 る。具体的には、I/O線の方が/I/O線よりも速く 立ち下がろうとするため、I/O線と/I/O線とには 電位差が生じる。

【0066】なお、電位差が発生したことは、ダミービット線BLmおよびコンパレータ29によって検知される。すなわち、ダミービット線BLmに接続されるTMR素子4は、磁化方向が平行な抵抗の低い状態に設定されているので、ダミービット線BLmは、ビット線BL2および参照ビット線BLrのうちの抵抗の低い方(第1実施形態ではビット線BL2)と同じタイミングで電40位が下がり始める。このダミービット線BLmおよびコンパレータ29による検知によって、信号ΦpおよびΦnが活性化される。これにより、センスアンプ53が活性化される。そして、活性化されたセンスアンプ53を用いて、I/O線と/I/O線とに生じた電位差を増幅することによって、I/O線がLレベルになるとともに、/I/O線がHレベルになる。

【0067】この状態で、信号線 $\Phi1$ をHレベルにすることによって、NMOSトランジスタ12をオンさせる。これにより、I/O線のLレベルおよび/I/O線のHレベルを、それぞれ、データ線Dおよび/Dに転送

13 する。そして、それに対応する信号を出力回路56から 出力する。

【0068】その後、信号線Φ3を、Vcc(Hレベ ル) にするとともに、信号線Φ2、Φ3およびΦ5をV s s (接地電位)にすることによって、ビット線BLお よび補助ワード線SWLをVccにプリチャージする。 これにより、次の読み出しに備える。

【0069】一方、選択されたメモリセルに、磁化方向 が反平行の場合のデータが記憶されている場合は、参照 ビット線BLrに繋がる抵抗素子14の抵抗値の方が小 10 さくなるため、上記の場合とは逆に、/ 1/0線の方が I/O線よりも速く立ち下がろうとする。この電位差を センスアンプ53を用いて増幅すれば、I/O線がHレ ベルで、/ I / O線が L レベルになる。その後の動作 は、上述の場合と同様に行われ、次のアドレスに備える 状態となる。

【0070】なお、I/O線と/I/O線との電位差を センスアンプ53により検出するタイミングは、ビット 線BL2および参照ビット線BLrの電位がGND電位 になる前に行う。これは、以下の理由による。すなわ ち、ビット線BL2および参照ビット線BLrの電位を GND電位まで速く引き下げてしまうと、補助ワード線 SWL1と、ビット線BL2および参照ビット線BLr との間の電位差が大きくなりすぎてMR比(抵抗変化 率)がなくなってしまう。その結果、同じスピードでビ ット線BL2および参照ビット線BLrがともにGND 電位になってしまう。この場合、ビット線BL2と参照 ビット線BLrとの電位差がなくなってしまうので電位 差を検出できなくなるからである。

【0071】また、過渡的なタイミングでは、ビット線 BLおよび参照ビット線BLrに電位差が発生するが、 TMR素子4および抵抗素子14は導体であるので、最 終的にはビット線BLおよび参照ビット線BLrは、同 電位になる。

【0072】第1実施形態では、上記のように、1つの TMR素子4と、1つのNMOSトランジスタ5とによ って1つのメモリセル52を構成するとともに、1つの TMR素子4に接続されるビット線BLと参照ビット線 BLrとの電位差をセンスアンプ53を用いて検出する ことによって、容易にデータの読み出しを行うことがで 40 きる。このように、電位差を検出するので、従来の場合 のように、ビット線に流れる微少な電流値を検出する必 要がない。その結果、微少な電流値を検出するためにセ ンスアンプの構成が複雑になるという不都合を防止する ことができる。

【0073】また、第1実施形態では、上記のように、 ビット線BLと参照ビット線BLrとの間の電位差をセ ンスアンプ53により検出するように構成することによ って、従来のDRAMに用いるセンスアンプと同様の簡 単なセンスアンプ53を用いて、MRAMに記憶された 50 子34aおよび34bの面積を、メモリセルを構成する

データを読み出すことができる。このように、簡単なセ ンスアンプ53を用いてデータを読み出すことができる ので、従来の複雑な構成のセンスアンプを用いる構成に 比べて、高速な読み出しが可能となる。

【0074】さらに、第1実施形態では、各ビット線に 対して共通の1つのセンスアンプ53を設けることによ って、各ビット線BL毎にセンスアンプを設ける場合に 比べて、回路構成を簡略化することができる。

【0075】 (第2実施形態) 図4は、本発明の第2実 施形態によるMRAMのビット線および参照ビット線の 構成を示した回路図であり、図5は、図4に示した第2 実施形態によるMRAMの参照ビット線に接続される抵 抗素子の抵抗値を説明するための概略図である。

【0076】図4および図5に示すように、この第2実 施形態では、上記第1実施形態と異なり、参照ビット線 BLrに接続される抵抗素子24を、磁化方向が平行な 2つのTMR素子24aおよび24cと、磁化方向が反 平行な2つのTMR素子24bおよび24dとによって 形成している。そして、TMR素子24aとTMR素子 20 24bとが直列接続されているとともに、TMR素子2 4cとTMR素子24dとが直列接続されている。そし て、直列接続されたTMR素子24aおよび24bと、 直列接続されたTMR素子24cおよび24dとが並列 接続されている。

【0077】この第2実施形態では、抵抗素子24を4 つのTMR素子24a~24dによって構成することに より、図5に示すように、抵抗素子24の抵抗値Rr を、磁化方向が平行な場合のTMR素子4の抵抗値R₀ と磁化方向が反平行な場合のTMR素子4の抵抗値R1 との中間 $(R_0 \ge R_1 \ge 0$ 和の $1 \ne 2$ に設定することが できる。

【0078】なお、抵抗素子24は、本発明の「第1抵 抗素子」の一例である。また、TMR素子24aおよび 24cは、本発明の「第2抵抗素子」の一例であり、T MR素子24bおよび24dは、本発明の「第3抵抗素 子」の一例である。

【0079】上記以外の第2実施形態の構成、効果、書 き込み動作および読み出し動作は、第1実施形態と同様 である。

【0080】 (第3実施形態) 図6は、本発明の第3実 施形態によるMRAMのビット線および参照ビット線の 構成を示した回路図である。図6に示すように、この第 3 実施形態では、上記第2 実施形態と異なり、参照ビッ ト線BLrに接続される抵抗素子34を、磁化方向が平 行な1つのTMR素子34aと、磁化方向が反平行な1 つのTMR素子34bとによって形成している。そし て、TMR素子34aとTMR素子34bとは直列接続 されている。

【0081】ここで、この第3実施形態では、TMR素

TMR素子4の面積の2倍になるように構成している。 ことにより、抵抗素子34の抵抗値を、第2実施形態と 同様、磁化方向が平行な場合のTMR素子4の抵抗値R 0と磁化方向が反平行な場合のTMR素子4の抵抗値R1 との中間(R₀とR₁との和の1/2)に設定することが できる。

【0082】なお、抵抗素子34は、本発明の「第1抵 抗素子」の一例である。また、TMR素子34aは、本 発明の「第2抵抗素子」の一例であり、TMR素子34 bは、本発明の「第3抵抗素子」の一例である。

【0083】上記以外の第3実施形態の構成、効果、書 き込み動作および読み出し動作は、第1実施形態と同様 である。

【0084】 (第4実施形態) 図7は、本発明の第4実 施形態によるMRAMのビット線および参照ビット線の 構成を示した回路図である。図7に示すように、この第 4 実施形態では、上記第2および第3 実施形態と異な り、参照ビット線BLrに接続される抵抗素子44a を、磁化方向が平行な1つのTMR素子によって形成し 素子」の一例である。

【0085】すなわち、この第4実施形態では、参照ビ ット線BLrに接続される抵抗素子44aの抵抗値Rr を、メモリセルを構成する磁化方向が平行な1つのTM R素子4と同じ抵抗値に設定している。このように設定 すると、抵抗素子44aの抵抗値は、選択されたビット 線BL2に接続される選択セルのTMR素子4の抵抗値 と同じになる。この場合、たとえば、ビット線BL2と 参照ビット線BLrとの負荷容量を異なるようにすれ ば、抵抗素子44aの抵抗値がTMR素子4の抵抗値と 同じ場合にも、ビット線BL2と参照ビット線BLrと に電位差が発生するので、センスアンプ53により容易 にデータの判別を行うことができる。

【0086】また、ビット線BL2と参照ビット線BL rとの負荷容量を異ならせることなく、センスアンプ5 3を構成するトランジスタのゲート幅を異ならせること によっても、容易にデータの判別を行うことができる。

【0087】なお、磁化方向が反平行なTMR素4を含 む他のメモリセルを選択する場合には、抵抗素子44a の抵抗値は、選択されたメモリセルのTMR素子4の抵 抗値よりも小さくなるので、容易にデータの判別を行う ことができる。

【0088】上記以外の第4実施形態の構成、効果、書 き込み動作および読み出し動作は、第1実施形態と同様 である。

【0089】 (第5実施形態) 図8は、本発明の第5実 施形態によるMR AMのビット線および参照ビット線の 構成を示した回路図である。図8に示すように、この第 5 実施形態では、上記第4 実施形態と異なり、参照ビッ ト線BLrに接続される抵抗素子44bを、磁化方向が 反平行な1つのTMR素子によって形成している。な お、抵抗素子44bは、本発明の「第1抵抗素子」の一 例である。

16

【0090】すなわち、この第5実施形態では、抵抗素 子44bの抵抗値Rrを、磁化方向が反平行な1つのT MR素子4と同じ抵抗値に設定している。このように設 定すると、抵抗素子44bの抵抗値Rrは、選択された ビット線BL2に接続される選択セルのTMR素子4の 抵抗値よりも大きくになる。この場合には、センスアン 10 プ53により、容易にデータの判別を行うことができ

【0091】また、磁化方向が反平行なTMR素子4を 含む他のメモリセルを選択する場合には、抵抗素子44 bの抵抗値Rrは、その選択されたメモリセルのTMR 素子4の抵抗値と同じになる。この場合にも、上記第4 実施形態と同様、たとえば、ビット線BL2と参照ビッ ト線BLrとの負荷容量を異なるようにすれば、抵抗素 子44bの抵抗値RrがTMR素子4の抵抗値と同じ場 合にも、ビット線BL2と参照ビット線BLrとの電位 ている。なお、抵抗素子44aは、本発明の「第1抵抗 20 が降下する速度が異なるので、ビット線BL2と参照ビ ット線BLrとの間に電位差が発生する。これにより、 センスアンプ53を用いて容易にデータの判別を行うこ とができる。

> 【0092】また、ビット線BL2と参照ビット線BL r との負荷容量を異ならせることなく、センスアンプ5 3を構成するトランジスタのゲート幅を異ならせること によっても、容易にデータの判別を行うことができる。

【0093】上記以外の第5実施形態の構成、効果、書 き込み動作および読み出し動作は、第1実施形態と同様 *30* である。

【0094】なお、今回開示された実施形態は、すべて の点で例示であって制限的なものではないと考えられる べきである。本発明の範囲は、上記した実施形態の説明 ではなく特許請求の範囲によって示され、さらに特許請 求の範囲と均等の意味および範囲内でのすべての変更が 含まれる。

【0095】たとえば、上記実施形態では、メモリセル を構成する記憶素子として、TMR素子を用いたが、本 発明はこれに限らず、強磁性トンネル効果を示す記憶素 40 子であれば、TMR素子以外の記憶素子も用いることが 可能である。また、強磁性トンネル効果を示す記憶素子 以外の磁気抵抗効果を示す記憶素子を用いても、上記実 施形態と同様の効果を得ることができる。

【0096】また、上記実施形態では、センスアンプ5 3を活性化させる信号Φ p およびΦ n をコンパレータ 2 9の出力に基づいて活性化させるようにしたが、本発明 はこれに限らず、信号Φρは、常に活性化させた状態に しておき、信号Φnのみでセンスアンプ53を活性化す るようにしてもよい。

[0097]

18

【発明の効果】以上のように、本発明によれば、強磁性 トンネル効果を示す1つの記憶素子と1つのトランジス タとによりメモリセルを構成するとともに、1つの記憶 素子に接続されるビット線および参照ビット線の電位差 を増幅器により検出することによって、微少な電流値を 読み出す従来の場合のように、複雑な構成のセンスアン プを用いる必要がないので、高速な読み出しが可能とな

17

【0098】また、強磁性トンネル効果を示す1つの記 憶素子と、1つのトランジスタとにより、メモリセルを 10 図である。 構成することによって、上記の効果に加えて、さらに、 2つの記憶素子と2つのトランジスタとからメモリセル を構成する場合に比べて、メモリセルの面積を小さくす ることができるという効果も得ることができる。

【図面の簡単な説明】

【図1】本発明の第1実施形態によるMRAMの全体構 成を示したブロック図である。

【図2】図1に示した第1実施形態のMRAMのビット 線および参照ビット線の構成を示した回路図である。

【図3】図1に示した第1実施形態のMRAMの読み出 20 抗素子) し動作を説明するための動作波形図である。

【図4】本発明の第2実施形態によるMRAMのビット 線および参照ビット線の構成を示した回路図である。

【図5】図4に示した第2実施形態によるMRAMの参 照ビット線に接続される抵抗素子の抵抗値を説明するた めの概略図である。

【図6】本発明の第3実施形態によるMRAMのビット 線および参照ビット線の構成を示した回路図である。

【図7】本発明の第4実施形態によるMRAMのビット 線および参照ビット線の構成を示した回路図である。

【図8】本発明の第5実施形態によるMRAMのビット 線および参照ビット線の構成を示した回路図である。

【図9】従来のMRAMの記憶素子の構造を説明するた めの概略図である。


【図10】従来のMRAMの記憶素子の構造を説明する ための概略図である。


【図11】従来のMRAMの全体構成を示したブロック


【符号の説明】


- 1 強磁性層(第2磁性層)
- 2 絶縁障壁層
- 3 強磁性層(第1磁性層)
- 4 TMR素子(記憶素子)
- 5 NMOSトランジスタ (トランジスタ)
- 6、7、12 NMOSトランジスタ
- 8、9、10 PMOSトランジスタ
- 14、24、34、44a、44b 抵抗素子(第1抵
 - 24a、24c、34a TMR素子(第2抵抗素子) 24b、24d、34b TMR素子(第3抵抗素子)
 - 51 メモリセルアレイ
 - 52 メモリセル
 - 53 センスアンプ (増幅器)
 - 54 ロウデコーダ
 - 55 カラムデコーダ

【図1】









【図11】

